오픈 소스 RF 프로젝트를 위한 SMA 커넥터 설치 공간 설계

PCB 레이아웃 게임을 처음 시작하고 위험할 만큼만 알고 있으면 간단히 커넥터를 내려놓고 트레이스를 한두 개 실행하고 해킹이라고 부릅니다. 전자를 불편하게 하는 미세한 점, 더 높은 성능의 물에 발을 담그는 것, 비아 크기, 수, 접지면 컷아웃 및 모든 재즈와 같은 작은 세부 사항이 중요해지기 시작하면 매우 쉽게 빠져들게 됩니다. 사양을 초과하는 데 필요한 것이 무엇인지 결정하려는 피클입니다(또는 더 나쁜 경우 '최고'로 만드는 방법). 커넥터 종단은 MHz가 GHz가 될 때까지 간과되는 것 중 하나입니다. 운 좋게도 [Rob Ruark]가 RF 애플리케이션을 위한 에지 실행 SMA 연결에서 적절한 성능을 얻는 방법에 대한 정보를 제공할 예정입니다. 이러한 원칙은 고속 디지털 연결에도 적용되어야 하므로 단순한 아날로그 게임이 아닙니다.

이동 중에 불행한 전자에게 발생하는 모든 일은 미묘한 방식으로 성능에 영향을 미치지만 신호의 주파수 구성 요소가 높을수록 성능은 더욱 악화됩니다. SMA 에지 커넥터는 일반적으로 50Ω의 특성 임피던스를 제공하도록 설계될 수 있지만 이는 연결 핀의 끝 부분에 해당됩니다. 납땜이 완료되면 예방 조치를 취하지 않으면 불연속성이 발생합니다. 패드에서 신호 추적으로의 전환조차도 시스템의 사양을 벗어날 수 있지만 스택업은 어떻습니까? 패드 아래의 접지면은 어떻습니까?

작업의 첫 번째 부분은 특정 스택업을 통해 PCB 프로세스를 잠그는 것입니다. 모든 PCB 하우스와 라인은 서로 다르기 때문에 레이어 배열, 포일 및 유전체 두께, 유전 상수, 손실 탄젠트 수치를 파악하는 것이 중요합니다. [Rob]은 일반적인 경로를 택하여 수많은 온라인 계산기(Chemandy Electronics와 같은)와 참조 자료에서 지원하는 풋프린트 디자인을 처음 시도했습니다. 기본 구조는 일반적인 동일 평면 도파관으로, 여기서 전자장은 아래 접지면에 의해 제한되고 트레이스 상단 위로 누출됩니다. 그 결과 두 개의 병렬 팹 프로세스인 OSHPark와 JLCPCB에 대한 테스트 쿠폰(소형 테스트 PCB) 세트가 탄생했습니다.

반환된 PCB는 NanoVNA V2 Plus를 사용하여 특성화되어 최대 약 4.5GHz의 S11(반사 손실) 곡선을 얻었으며 약 -26dB에서 이미 최적화를 위한 좋은 위치에 있음을 확인했습니다. [Rob]은 또한 집중 전송선 모델의 QUCS 시뮬레이션을 측정된 테스트 쿠폰 성능과 정렬하는 방법에 대해 자세히 설명합니다. 이는 자세히 알아볼 가치가 있습니다.

PCB 설계는 기능성에 관한 것이지만 미학과 그로부터 나오는 기타 요소에 관한 것이기도 합니다. 또한 전송선 주제에 관해 읽어야 할 다른 종류의 전송선이 있습니다.